インテル、短期間でASIC並のカスタムチップを開発できる「ストラクチャードASIC」ベンダの「eASIC」買収を発表

2018年7月17日

インテルは、FPGAの柔軟性とASICの性能などを併せ持つ「ストラクチャードASIC」ベンダ「eASIC」の買収を発表。同社は今後、FPGAで設計を固めASICへマイグレーションする手段なども提供していくことになる。


ある用途に特化したプロセッサは、汎用プロセッサを用いるよりも少ない消費電力で高速な処理を期待できます。こうした用途特化型のプロセッサを作るには、一般にプロセッサ内部の回路を動的に構成できるFPGAを用いるか、もしくはカスタムチップとして回路設計を行い、量産するASICを用いることになります。

FPGAはプログラミングによってプロセッサの回路を構成できるため変更に強く、迅速に専用プロセッサを作り込むことができます。しかし汎用プロセッサに比べて動作クロックが低いなどの制約があり、またチップ当たりの単価が高く大量生産には向きません。

一方、ASICは設計した回路をフォトマスクなどを使って半導体で作り込むため大量生産に向いており、FPGAよりも高速で低消費電力を期待できますが、製造後に回路を変更することは基本的にはできず、完成までの時間もかかります。

FPGAの柔軟性とASICの性能を兼ね備えたeASIC

インテルは12日、このFPGAの柔軟性とASICの性能などを併せ持つ「ストラクチャードASIC」ベンダの「eASIC」を買収したと発表しました。

Intel to Acquire eASIC – Adding to Our Programmable Solutions Talent and Capabilities

ストラクチャードASICとは、ASICの欠点である開発期間の長さや回路の変更ができないといった点を補うため、ASICの基本的な要素や回路などがあらかじめチップ上に組み込んであり、それらを配線することで簡潔かつ短期間でASICを作れるようにしたもの。

インテルはストラクチャードASICをFPGAとASICの中間的なものだと、次のように説明しています。

A structured ASIC is an intermediary technology between FPGAs and ASICs. It offers performance and power-efficiency closer to a standard-cell ASIC, but with the faster design time and at a fraction of the non-recurring engineering costs associated with ASICs.

ストラクチャードASICはFGPAとASICの中間的な技術といえる。標準的なASICに近い性能と低消費電力を実現しつつ、短期間での開発とASICでの手戻りが困難な高コストを数分の一にする。

インテルはすでにFPGAベンダのアルテラを2016年1月に買収しています。

今回のeASICの買収によって、FPGAである程度の試行錯誤をしつつ用途特化型のプロセッサを短期間で作り、設計が安定したらeASICへ落とし込んで、大量生産とさらに高性能かつ低消費電力を実現する、といったソリューションを提供することになるでしょう。

インテルはeASICの買収を今年第3四半期に完了する予定としています。

このエントリーをはてなブックマークに追加
follow us in feedly


≫次の記事
Angularは包括的なフレームワークだから企業に支持される。UIコンポーネントで知られるインフラジスティックス開発ツール担当VPに聞いた

≪前の記事
JavaScriptのパッケージマネージャ「npm」の開発元が、JavaScriptの仕様を策定するECMA TC39に参加


カテゴリ



Blogger in Chief

photo of jniino Junichi Niino(jniino)
IT系の雑誌編集者、オンラインメディア発行人を経て独立。2009年にPublickeyを開始しました。
詳しいプロフィール

Publickeyの新着情報をチェックしませんか?
Twitterで : @Publickey
Facebookで : Publickeyのページ
RSSリーダーで : Feed



新着記事 10本


PR - Books


fig

fig

fig